مهدی طالبی – ۱۳۹۸/۰۴/۰۴ |خبرخوان انجمن های علمی ایران

تاریخ خبر: // کد خبر: 16739 // //

مهدی طالبی – ۱۳۹۸/۰۴/۰۴

ارائه­ دهنده: مهدی طالبی   استاد راهنما:  دکتر مهدی فاضلی استاد راهنمای دوم: دکتر امیر مهدی حسینی منزه   استاد ممتحن خارجی :  دکتر حسین اسدی استاد ممتحن داخلی: دکتر هاجر فلاحتی   زمان :  شنبه   ۲۲  تیر ماه ۱۳۹۸ ساعت ۱۷:۰۰   مکان: دانشکده مهندسی کامپیوتر- طبقه سوم- اتاق ۳۰۴ آقای مهدی طالبی دانشجوی [...]
مهدی طالبی – ۱۳۹۸/۰۴/۰۴

ارائه­ دهنده:

مهدی طالبی

  استاد راهنما:

 دکتر مهدی فاضلی

استاد راهنمای دوم: دکتر امیر مهدی حسینی منزه

  استاد ممتحن خارجی :  دکتر حسین اسدی
استاد ممتحن داخلی: دکتر هاجر فلاحتی

  زمان :  شنبه   ۲۲  تیر ماه ۱۳۹۸

ساعت ۱۷:۰۰
 
مکان: دانشکده مهندسی کامپیوتر- طبقه سوم- اتاق ۳۰۴

آقای مهدی طالبی دانشجوی کارشناسی ارشد آقای دکتر مهدی فاضلی  شنبه  ۲۲ تیر ماه ساعت   ۱۷:۰۰ در اتاق ۳۰۴ واقع در طبقه سوم دانشکده کامپیوتر از پروژه کارشناسی ارشد خود تحت عنوان ارائه­ ی یک روش افزایش قابلیت اطمینان برای کاهش خطای نوشتن در حافظه­ های نهان سطح آخر مبتنی بر فناوری  MRAM-STT دفاع خواهند نمود.

چکیده پایان نامه:با افزایش روند کوچک­سازی ادوات نیمه­هادی، حافظه­های نهان سطح آخر مبتنی بر تکنولوژی حافظه ­های با دستیابی تصادفی ایستا (SRAM) به دلیل مشکلاتی از قبیل چگالی نامناسب برای مجتمع­ سازی، توان نشتی بالا و آسیب­پذیری در برابر خطاهای نرم، کارآمدی خود را از دست می­دهند. در میان حافظه ­های نوظهور، از تکنولوژی حافظه­ ی مغناطیسی با دست­یابی تصادفی-انتقال گشتاور اسپینی (STT-MRAM) به دلیل ویژگی­هایی از قبیل چگالی بالا برای مجتمع سازی و توان نشتی بسیار پایین نسبت به فناوری SRAM به عنوان مهم­ترین جانشین حافظه­ های نهان سطح آخر مبتنی SRAM یاد می­شود. با این وجود، STT-MRAM­ها از مشکلاتی رنج می­برند که ممکن است قابلیت اطمینان حافظه­ های مبتنی بر آن­ها را پایین آورند. نرخ بالای خطای نوشتن به دلیل اتفاقی بودن فرآیند نوشتن، اصلی­ ترین چالش قابلیت اطمینان در حافظه­ های سطح آخر مبتنی بر STT-MRAM می­باشد. استفاده از کدهای تصحیح خطا یکی از مرسوم­ ترین روش­های پایین آوردن نرخ خطای نوشتن می­باشد. اگرچه، این روش به دلیل عدم توجه به محتوای حافظه، سربار زیاد توان مصرفی و کارآیی به سیستم تحمیل می­کند. در این پایان نامه هدف بر آن است تا با ارائه­ ی یک روش آگاه از محتوا و تغییر سیاست­ های جایگزینی حافظه­ ی نهان سطح اول و آخر، نرخ خطای نوشتن در حافظه­ ی نهان سطح آخر را پایین بیاوریم. نتایج شبیه ­سازی نشان می­دهد که روش ارائه شده نرخ خطای نوشتن در حافظه­ ی نهان سطح دوم را تا ۵۰% کاهش می­دهد در حالی که سربار کارآیی ناشی از روش ارائه شده کمتر از ۱% می­باشد.
 
واژه‌های کلیدی: حافظه های نهان، قابلیت اطمینان، STT-MRAM، خطای نوشتن، سیاست  جایگزینی

 


  از اساتید بزرگوار، دانشجویان گرامی و دیگر متخصصان و علاقه مندان به موضوع دفاعیه دعوت
می شود با حضور خود موجبات غنای علمی و ارتقای کیفی را فراهم سازند.

  دانشکده مهندسی کامپیوتر مدیریت تحصیلات تکمیلی

برچسب های خبر: ,,

آخرین اخبار انجمن های علمی

اخبار ویژه

آرشیو

پربازدید

بایگانی شمسی

آمار بازدید وبسایت

  • 1
  • 249
  • 34
  • 510
  • 78
  • 2,864
  • 14,580
  • 151,670
  • 228,371
  • 65,236
  • 12,973
  • 10,626
  • 1
  • تیر ۳۰, ۱۳۹۸